介绍了一个用于高性能的微处理器和DSP处理器的快速64位二进制并行加法器.
网络文摘精选
首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。
互联网摘选
由于加法器是ALU单元的核心功能部件,它的性能决定着整个ALU单元的性能,所以本文主要对子字并行加法器进行了设计。
互联网摘选
研究了PD-LED的光电混合逻辑操作,利用PD&LED逻辑器件,从实验上验证了先行进位光学并行多位全加器,获得了满意的结果。
互联网摘选
在第一级寻址结构中产生的调制信号幅度序列和载波频率值在加法器中相加,并将相加的结果作为第二级相位累加器的频率控制字;
互联网摘选
